2009年6月5日金曜日

Tilera社 タイルプロセッサ「TILE64」

・CPUコアを8×8=64個配置.各コアでLinuxが動作する.
・TSMC 90nm Triple-Vt CMOSプロセス
・6億1500万個のトランジスタを集積
・命令語長64bitの3- wide VLIW
・32bitの仮想メモリ空間(TLBで36bit物理アドレスに変換)
・パイプラインは5 stageのin-order実行
・8KBのL1命令キャッシュメモリとデータキャッシュメモリ
・64KBのユニファイド2-way L2キャッシュメモリ
・L2キャッシュメモリはタイル間で共有.最大で4MBのL3キャッシュメモリを構成可能.
・通信アプリケーションやセキュリティソリューション向けを志向.

0 件のコメント: